交通速度預(yù)測(cè)時(shí)空?qǐng)D卷積網(wǎng)絡(luò)及其FPGA實(shí)現(xiàn)研究

摘要： 時(shí)空?qǐng)D卷積網(wǎng)絡(luò)(STGCN)通過(guò)圖卷積和時(shí)間卷積捕獲交通數(shù)據(jù)的空間依賴(lài)性和時(shí)間依賴(lài)性，可有效提升交通速度預(yù)測(cè)的精度。但是硬件實(shí)現(xiàn)交通速度預(yù)測(cè)STGCN具有計(jì)算量大難以滿(mǎn)足實(shí)際應(yīng)用的實(shí)時(shí)性要求、資源消耗大導(dǎo)致成本增高等問(wèn)題，在優(yōu)化交通速度預(yù)測(cè)STGCN模型基礎(chǔ)上，提出了一種交通速度預(yù)測(cè)STGCN的FPGA實(shí)現(xiàn)結(jié)構(gòu)組合優(yōu)化的方法。首先，通過(guò)輕量化裁剪和預(yù)測(cè)數(shù)據(jù)位寬的精確選擇，對(duì)交通... （共12頁(yè)）

交通速度預(yù)測(cè)時(shí)空?qǐng)D卷積網(wǎng)絡(luò)FPGA硬件實(shí)現(xiàn)結(jié)構(gòu)流水線(xiàn)并行結(jié)構(gòu)