輕量級(jí)卷積神經(jīng)網(wǎng)絡(luò)的硬件加速方法

摘要： 為提升輕量級(jí)卷積神經(jīng)網(wǎng)絡(luò)在硬件平臺(tái)的資源利用效率和推理速度，基于軟硬件協(xié)同優(yōu)化的思想，提出一種面向FPGA平臺(tái)的輕量級(jí)卷積神經(jīng)網(wǎng)絡(luò)加速器，并針對(duì)網(wǎng)絡(luò)結(jié)構(gòu)的特性設(shè)計(jì)專門的硬件架構(gòu)。與多級(jí)并行策略結(jié)合，設(shè)計(jì)一種統(tǒng)一的卷積層計(jì)算單元。為降低模型存儲(chǔ)成本、提高加速器的吞吐量，提出一種基于可微閾值的選擇性移位量化方案，使計(jì)算單元能夠以硬件友好的形式執(zhí)行計(jì)算。實(shí)驗(yàn)結(jié)果表明，在Arria 1... （共8頁）