基于共享總線結(jié)構(gòu)的存儲(chǔ)器內(nèi)建自測(cè)試電路

摘要： 隨著片上系統(tǒng)處理的數(shù)據(jù)增多，數(shù)據(jù)存儲(chǔ)器測(cè)試邏輯相應(yīng)增加，在保證測(cè)試功能的同時(shí)減小測(cè)試電路面積是當(dāng)下急需解決的問題?；诠蚕砜偩€結(jié)構(gòu)的存儲(chǔ)器內(nèi)建自測(cè)試(MBIST)電路，通過將多個(gè)存儲(chǔ)器引腳信號(hào)進(jìn)行復(fù)用的方式，對(duì)存儲(chǔ)器進(jìn)行層次化設(shè)計(jì)，將物理存儲(chǔ)器拼接組成邏輯存儲(chǔ)器模塊，再整合多個(gè)邏輯存儲(chǔ)器成為一個(gè)大的存儲(chǔ)器集模塊，MBIST控制器針對(duì)存儲(chǔ)器集進(jìn)行MBIST,從而減少測(cè)試邏輯數(shù)量以... （共7頁(yè)）