RISC-V AES擴展指令的硅前評估與安全增強

摘要： 針對密碼算法加速的指令集架構(gòu)擴展可能為處理器引入側(cè)信道泄露的風險，提出了一種硅前階段側(cè)信道安全評估方法，能準確定位處理器運行過程中存在側(cè)信道泄露風險的時刻與微架構(gòu)組件.基于一款32 bit順序精簡指令集計算機(RISC-V)處理器架構(gòu)，實現(xiàn)了兩種代表性的高級加密標準(AES)擴展指令與擴展硬件電路，而后應(yīng)用所提出的評估方法對其開展側(cè)信道安全評估.基于評估結(jié)果提出了擴展端口動態(tài)掩... （共7頁）